Հայաստանի ատենախոսությունների բաց մատչելիության պահոց = Open Access Repository of the Armenian Electronic Theses and Dissertations (Armenian ETD-OA) = Репозиторий диссертаций Армении открытого доступа

Արդյունավետ մեթոդների և դրանք իրականացնող ծրագրային համակարգի մշակում նանոչափական հիշող սարքերում անսարքությունների մոդելավորման և թեստային ալգորիթմների կառուցման համար

Ճաղարյան, Գրիգոր Արշակի (2019) Արդյունավետ մեթոդների և դրանք իրականացնող ծրագրային համակարգի մշակում նանոչափական հիշող սարքերում անսարքությունների մոդելավորման և թեստային ալգորիթմների կառուցման համար. PhD thesis, ՀՀ ԳԱԱ Ինֆորմատիկայի և ավտոմատացման պրոբլեմների ինստիտուտ.

[img]
Preview
PDF (Abstract)
Available under License Creative Commons Attribution.

Download (4Mb) | Preview

    Abstract

    Փորձարկումների եղանակով կառուցվել են անսարքությունների ֆորմալ մոդելների նոր դասեր և ապացուցվել է, որ այդ մոդելները համապատասխանում են 16 և ավելի փոքր նանոմետրանոց տեխնոլոգիայով նախագծված հիշող սարքերին բնորոշ իրատեսական անսարքություններին: Կառուցվել են հենքային թեստային հաջորդականություններ' FinFET տեխնոլոգիայով նախագծված հիշող սարքերին բնորոշ անսարքությունների հայտնաբերման համար: Կառուցվել են FinFET տեխնոլոգիայով նախագծված հիշող սարքերին բնորոշ անսարքությունների հայտնաբերման և ախտորոշման արդյունավետ թեստային ալգորիթմներ: Արդի նանոչաւիական հիշող սարքերում անսարքությունների մոդելավորման և արդյունավետ թեստային ալգորիթմների ավտոմատ կառուցման համար մշակվել է համապատասխան ծրագրային միջավայր: Առաջարկվել են թեստավորման արդյունավետ լուծումներ ինտեգրալ սխեմաներում ապահովության և անվտանգության միջոցների համար: Ստացված արդյունքները թույլ են տալիս հասնել հիշող սարքերում անսարքությունների ավելի մեծ ծածկույթի և դրա հետ մեկտեղ բարձրացնել թեստավորման արդյունավետությունը: Միևնույն ժամանակ հիշող սարքերի հետազոտման համար մշակված ավտոմատացված մեթոդը թույլ է տալիս արագացնել նոր տեխնոլոգիաներում անսարքությունների ուսումնասիրության գործընթացը: Ներդրումներ Հետազոտության արդյունքները ներդրվել են «Սինուիսիս» ընկերության ստատիկ նանոմետրանոց հիշող սարքերի թեստավորման գործիքներում և արդեն կիրառվում են նրա մի շարք հաճախորդ ընկերությունների կողմից: FinFET տեխնոլոգիայով նախագծված հիշող սարքերի համար կառուցված անսարքությունների ֆորմալ մոդելների նոր դասերը: Հենքային թեստային հաջորդականությունները' տեխնոլոգիայով նախագծված հիշող սարքերին բնորոշ անսարքությունների հայտնաբերման համար: Տեխնոլոգիայով նախագծված հիշող սարքերին բնորոշ անսարքությունների հայտնաբերման և ախտորոշման արդյունավետ թեստային ալգորիթմները: Արդի նանոչաւիական հիշող սարքերում անսարքությունների մոդելավորման և արդյունավետ թեստային ալգորիթմների ավտոմատ կառուցման համար մշակված ծրագրային միջավայրը: Ինտեգրալ սխեմաներում ապահովության և անվտանգության միջոցների համար առաջարկված թեստավորման արդյունավետ լուծումները: На протяжении многих лет плоский MOSFET был преобладающей транзисторной технологией для производства устройств памяти. Тем не менее, растущие проблемы с короткими каналами и утечкой тока в этих типов транзисторов делают практически невозможным дальнейшее уменьшение размеров транзисторов ниже 20 нанометров без негативных последствий. В связи с этим, было предложено несколько альтернатив, среди которых технология FinFET является наиболее популярной. Транзисторы FinFET имеют уникальную структуру с вертикальными “финами” обернутыми электродами “затвора”, которые заменяют обычный транзисторный канал и обеспечивают улучшенные характеристики по сравнению с MOS. Из-за структурных различий между FinFET и MOSFET традиционные тестовые алгоритмы могут быть недостаточными для тестирования устройств памяти на основе FinFET. Несмотря на важность проблемы, в настоящее время сравнительно небольшое количество исследований было проведено в этой области, которые в основном были сосредоточены на локальных проблемах. Между тем, два основных вопроса остаются неотвеченными: 1) существуют ли неисправности специфичные для устройств памяти на основе FinFET, и 2) могут ли этого типа неисправности быть обнаружены существующими тестовыми решениями или есть необходимость разработки новых тестовых алгоритмов. Вторая проблема, возникшая в области тестирования встроенных устройств памяти - это безопасность и надежность тестового решения использующийся в интегральных схемах. Широкое использование электронных систем в различных областях, таких как автомобилестроение и “Интернет вещей”, привлекло внимание к проблемам безопасности и надежности в таких системах. К сожалению, используемые тестовые решения имеют множество недостатков, которые могут привести к серьезным проблемам безопасности, и в связи с этим требуются новые подходы и решения. Целью работы является исследование неисправностей, характерных для современных устройств памяти, и создание эффективных тестовых решений для обнаружения этих неисправностей, а также разработка концепции тестовой архитектуры для интегральных схем, которая решит существующие проблемы безопасности и надежности. Были сконструированы новые классы формальных моделей неисправностей и было доказано, что эти модели соответствуют реальным неисправностям специфичным для 16 нанометровых и меньших устройств памяти на основе FinFET. Были сконструированы базовые тестовые шаблоны для обнаружения неисправностей специфичные для устройств памяти на основе FinFET. Были созданы новые эффективные алгоритмы для обнаружения и диагностики такого рода неисправностей. Разработана соответствующая программная среда для моделирования неисправностей и автоматического построения эффективных алгоритмов тестирования в современных нанометровых устройствах памяти. Предложены эффективные тестовые решения для средств защиты и безопасности в интегральных схемах. The purpose of the work is to investigate the faults specific to modern memory devices and to build efficient test solutions for detecting these faults as well as to develop a built-in test system concept for SoCs that will address existing safety and security issues. New classes of formal fault models are constructed in an experimental way and proved that these models match sub 16 nanometer FinFET technology specific realistic defects. Basic test patterns are constructed for detection of FinFET-specific memory faults. New efficient test algorithms are constructed for detection and diagnosis of FinFET- specific memory faults. The corresponding software environment is developed for fault modeling and efficient test algorithms contruction in an automatic way in modern nano-scale memory devices. Efficient test solutions are proposed for security and safety means in System-on- Chips. The obtained results allow to achieve a greater fault coverage in FinFET-based memory devices and simultaneously increase the testing efficiency. At the same time, an automated flow developed for memory devices allows to speed up the process of fault investigation in new technologies. fhe results of the research have been embedded in the Synopsys SfAR Memory System tool for testing static nanoscale memory devices and are already being used by number of customer companies. New classes of formal fault models built for FinFET-based memory devices [1], [2], [3], [4]. Basic test sequences for detection of FinFET-specific memory faults [5]. Efficient test algorithms for detection and diagnosis of FinFET-specific memory faults [I]. [4]. Software environment developed for fault modeling and automatic construction of efficient test algorithms in modern nano-scale memory devices [6], [7], [8]. Efficient test solutions for safety and security means in integrated circuits [9], [10], [II], [12].

    Item Type: Thesis (PhD)
    Additional Information: Разработка эффективных методов и реализующих их программных систем для моделирования неисправностей и построения тестовых алгоритмов в нанометровых устройствах памяти. Development of efficient methods and software system for fault modeling and test algorithm construction in nano-scale memory devices.
    Uncontrolled Keywords: Джагарян Григор Аршакович, Tshagharyan Grigor Arshak
    Subjects: Control, Automation and Electrical Engineering
    Divisions: UNSPECIFIED
    Depositing User: NLA Circ. Dpt.
    Date Deposited: 03 Jul 2019 13:33
    Last Modified: 26 Aug 2019 10:42
    URI: http://etd.asj-oa.am/id/eprint/10604

    Actions (login required)

    View Item