Հայաստանի ատենախոսությունների բաց մատչելիության պահոց = Open Access Repository of the Armenian Electronic Theses and Dissertations (Armenian ETD-OA) = Репозиторий диссертаций Армении открытого доступа

Բյուրեղի վրա սխալների առկայությամբ հիշվող հանգույցների ներկառուցված թեստավորման գործընթացը մոդելավորող ծրագրային գործիքի հիմնավորում և մշակում

Հայրապետյան, Դավիթ Լևոնի (2019) Բյուրեղի վրա սխալների առկայությամբ հիշվող հանգույցների ներկառուցված թեստավորման գործընթացը մոդելավորող ծրագրային գործիքի հիմնավորում և մշակում. PhD thesis, ՀՀ ԳԱԱ ինֆորմատիկայի և ավտոմատացման պրոբլեմների ինստիտուտ.

[img] PDF (Abstract)
Available under License Creative Commons Attribution.

Download (4008Kb)
    [img] PDF (Thesis)
    Available under License Creative Commons Attribution.

    Download (3080Kb)

      Abstract

      Արդի բյուրեղի վրա համակարգերում (բյուրեղի վրա համակարգ' System-on-Chip, SoC) տեղադրված հիշողության IP (Intellectual Property) միավորների խտության և հզորության արագ աճը թեստավորման և վերանորոգման ծախսերի պահպանման հետ կապված նոր խնդիրներ է առաջացնում միևնույն ժամանակ նվազագույնի է մոտեցնում շուկա դուրս գալու ժամանակը : Առաջարկված բյուրեղի վրա IP ենթակաոուցվածքը առավելագույնի է հասցնում թեստավորման և վերանորոգման արդյունավետությունը' օգտագործելով հիշողության նախագծման վերաբերյալ գիտելիքները և ապահովելով անսարքությունների վերաբերյալ տվյալների վերլուծությունը: Հաշվի առնելով բյուրեղի վրա համակարգի նախագծման բարդության շարունակական աճը' խիստ կարևորվում է որ բյուրեղի վրա տեղադրված հիշողության թեստավորման և վերականգնման լուծումները համապատասխանեն տեխնոլոգիական առաջընթացին ապահովելով SoC-ի առաջընթացին համապատասխան որակը և արդյունավետությունը2: Տեխնոլոգիական սարքերի չափերի փոքրացմանը զուգահեռ ի հայտ են եկել հիշողության ֆիզիկական դեֆեկտների (defects) նոր տեսակներ, որոնց համար հետսիլիկոնային վերլուծության ընթացքում դիտարկվել են հիշողության թեստավորման համար անհրաժեշտ անսարքությունների (faults) նոր մոդելներ: Դա իր հերթին բերել է բոլորը-մեկում մոտեցմամբ նախագծած SoC-ներում զետեղված հիշողությունների թեստավորման և ախտորոշման (test and diagnosis) խնդիրների նոր լուծումների անհրաժեշտությանը: Մենք հետևում ենք հիշողության սարքերի ներկառուցված ինքնաթեստավորման (Memory Built-in Self-Test MBIST) համակարգերի և ծրագրային հետսիլիկոնային (post-silicon) վերլուծության ավտոմատացման գործիքների միջև աշխատանքների բաշխման մոտեցմանը, որոնցում թեստավորման և ախտորոշման տեղեկատվական հոսքի (այսուհետ հոսք, flow) ղեկավարումը և հսկողությունը կատարվում են ծրագրի միջոցով, մինչդեռ իրական արագությամբ (at-speed) հիմքային թեստավորման և ախտորոշման գործողությունները կատարվում են հիշողության ներկառուցված ինքնաթեստավորման համակարգերի կողմից: Այս մոտեցումն արտահայտվում է մի շարք լուծումներում, որոնք լայնորեն կիրառվում են կիսահաղորդչային արդյունաբերության մեջ34: Այս խնդրի ամբողջական լուծումն իրականացվում է ծրագրային և ապարատային կողմերի փոխագործակցությամբ' ծրագրային միջավայրում թեստային նմուշների (test patterns) ստեղծման, MBIST համակարգերում ստանդարտ ինտերֆեյսերի միջոցով դրանց կիրառման և ծրագրային միջավայրում MBIST համակարգերից ձեռք բերված արդյունքների/շդթաների (chains) վերլուծության միջոցով: Մեր նկատառումները հիմնված են համապարփակ թեստավորման և ախտորոշման հոսքի վրա, որը ներառում է նմանատիպ հոսքերի երեք գլխավոր փուլեր' անսարքության հայտնաբերում, տեղայնացում և դասակարգում: Հոսքի յուրաքանչյուր փուլ պահանջում է, որ ստեղծվեն հատուկ թեստային նմուշներ և վերլուծվեն այնպես, որ արդյունքները փոխանցվեն հաջորդ փուլի նախապատրաստման քայլին: Յուրաքանչյուր փուլում համապատասխան թեստային նմուշների նախագծման ժամանակ հատուկ Մարշ/Մարշ տիպի (March/March-like) թեստային ալգորիթմներ են ստեղծվում և օգտագործվում, որոնք իրենց հերթին փոխանցվում են թեստային նմուշներով MBIST համակարգին իրական արագությամբ կատարման համար: Քննարկված հոսքի յուրաքանչյուր փուլի համար վերոնշյալ նմուշները հարկավոր է ամբողջովին ստուգել մինչև MBIST համակարգերում դրանց կիրառումը' կարևոր ժամանակային և որակական կորուստները բացառելու համար: Որքանով մեզ հայտնի է շատ քիչ աշխատություններ կան որոնք վերաբերվում են MBIST համակարգերի հետսիլիկոնային վերլուծության ավտոմատացման գործիքների ստուգման մեթոդներին: Մասնավորապես այդ գործիքների ստուգման համար առաջարկվել է մոտեցում հիմնված MBIST ղեկավարող հանգույցին հարմարեցվող հիշող սարքի մոդելի վրա , որը սակայն չի ապահովում ամբողջական MBIST համակարգերի հետ ծրագրային գործիքների աշխատանքի ստուգումը: Հաշվի առնելով որ հոսքի հետսիլիկոնային օգտագործումը գործարանում ժամանակատար և ծախսատար է' կարևորվում է ծրագրային գործիքներում թեստավորման և ախտորոշման համար իրականացված հոսքի ճշգրտության երաշխավորումը մինչև նրա կիրառումը արտադրված SoC-ի վրա5: Թեստային նմուշների ստուգման համար անհրաժեշտ է MBIST համարգերում առկա անսարքություններով իրականացված միջավայր, հիշողության MBIST համակարգերի վրա թեստային նմուշների կատարման ընթացքը մոդելավորելու համար: Հիշողության հանգույցներում հնարավոր ֆիզիկական դեֆեկտներին համապատասխանող անսարքությունների ճշգրիտ մոդելներ պետք է նկարագրվեն և օգտագործվեն միջավայրում, որը պետք է անպայման բավարարի հետևյալ 2 պահանջներին. անսարքության մոդելի գեներացիա և ներարկում (fault injection), թեստային նմուշների գեներացիայի (generation) և ստացված շղթաների վերլուծության ստուգման հնարավորություն: Հաշվի առնելով որ գոյություն ունեցող MBIST համակարգերը հիմնականում նախապես նկարագրվում են ռեգիստրային փոխանցումների մակարդակում (Register Transfer Level RTL), բնական է ստուգման միջավայրը կառուցել համակարգի համապատասխան գոյություն ունեցող ապարատային նկարգրման լեզվով (Hardware Description Language HDL)' Verilog կամ VHDL իրականացման վրա: FinFET (fin field-effect transistor) տեխնոլոգիայի նորամուծությամբ առաջացել են հիշողության ֆիզիկական ղեֆեկտների նոր տեսակներ: С уменьшением размеров технологических устройств, возрастает необходимость в разработке новых решений для тестирования и диагностирования компонентов памяти встроенных в кристаллы, в связи с их увеличенным количеством в системах на кристалле (СнК SoC), наблюдаемыми новыми видами неисправностей устройств памяти и связанными с ними ошибками. В полупроводниковой промышленности широко используется подход распределения задач между аппаратной (HW) встроенной самотестирующейся сетью компонентов памяти (MBIST) и программными автоматизированными инструментами. Управление и контроль информационного потока тестирования и диагностики реализованы программно, в то время как базовые процедуры тестирования и диагностики выполняются компонентами MBIST сети на максимальной частоте (at-speed). Взаимодействие между программной и аппаратной частями данного подхода производится с помощью тестовых наборов (test patterns) с соответсвующими последовательностями (chains) входных/выходных данных которые создаются в программной части и становятся более сложными по мере разработки новых алгоритмов тестирования, растущей иерархии MBIST сетей и новых требований к потоку тестирования и диагностики предусматривающих новые виды ошибок устройств памяти. Несмотря на то что тестовые наборы должны тщательно проверятся перед выполнением на MBIST сети во избежание потери ценного времени и качества продукта, в меру наших знаний очень мало публикаций посвящено методам проверок используемых в инструментах автоматизированного постсиликонового (post-silicon) анализа MBIST сетей. В основном исследования сосредоточены вокруг методов проверки выполнения тестирования отдельными MBIST компонентами, а не MBIST сетью в целом. Чтобы удостоверится в правильности реализации потока тестирования и диагностики перед тем как он будет применен к изготовленной СнК, необходима, отвечающая требованиям реализации MBIST сети в СнК, компетентная среда с возможностью привнесения ошибок для моделирования исполнения тестовых наборов в MBIST сетях. Точные модели ошибок соответствующих неисправностям встречающихся в блоках памяти должны быть описаны и использованы в упомянутой среде. Рассматриваемая среда обязана соответствовать двум требованиям: возможность создания и внесения ошибок, проверка создания тестовых наборов и анализа последовательностей выходных данных. Целью работы является обоснование и разработка проверочной среды для тестирования и диагностирования памяти. Среда основана на расширении RTL (уровень регистровых передач) представления встроенной самотестирующейся сети для блоков памяти с возможностью привнесения ошибок и должна допускать анализ выходных последовательностей тестовых наборов применяемых к RTL представлению, пользуясь созданными, привнесенными и смоделированными ошибками памяти. Расширяемая модель внутренних ошибок памяти и ее реализация в моделирующей RTL HDL среде. Автоматизированный поток создания моделей внутренних ошибок памяти основанный на периодической таблице ошибок (FPT). Метод проверки тестовых наборов в среде с привнесенными ошибками с помощью анализа последовательностей выходных данных и сравнения пройденных (traversed) графов модели ошибок. Подход к проверке реализации потока тестирования и диагностирования. Предложенный подход дает возможность улучшить надежность реализации потока тестирования и диагностирования в автоматизированных инструментах постсиликонового анализа. Представленный механизм моделирования ошибок может быть эффективно расширен учитывая новые виды ошибок. Результаты работы были реализованы в автоматизированном программном инструменте постсиликонового анализа Synopsys Inc., которым на данный момент пользуются многочисленные клиенты. На защиту представлены следующие положения Расширяемая модель внутренних ошибок памяти для RTL [1] [2]. Подход к привнесению модели ошибок в моделирующую RTL среду [3].Поток создания моделей внутренних ошибок памяти учитывая периодическую таблицу ошибок [4]. Метод проверки созданных тестовых образцов [4]. Подход к проверке реализации потока тестирования и диагностики [4]. With technology shrinking the necessity arises of developing new test and diagnosis solutions for silicion embedded memory cores, based on their increased number present in a system-on- chip (SoC) and new types of memory defects and related faults being observed. The approach of task distribution between hardware (HW) memory built-in self-test (MBIST) network and software (SW) automation tools, where the management and control of test and diagnosis flow are implemented via SW, while actual at-speed basic test and diagnostic procedures are performed by the components of MBIST network is broadly used in the semiconductor industry. The interactions between SW and HW parts are made via test patterns, with corresponding input/output chains, generated at SW part, which increase in complexity with development of new test algorithms, continuously growing MBIST network hierarchy and new requirements in test and diagnosis flow considering new types of memory faults. Although patterns need to be thoroughly verified before applying to the MBIST networks for excluding essential time and quality losses, to the best of our knowledge there are few publications on methods of verification used for MBIST networks post-silicon analysis automation tools. The studies are mainly focused on verification of test execution on MBIST engine rather then complete networks. Since it is crucial to ensure the correctness of test and diagnosis flow implementation before it is applied to a manufactured SoC, a justified fault-inclusive and adequate to MBIST network implementation in SoC environment for patterns verification is required for modeling test pattern execution on the MBIST network. Accurate models of memory faults corresponding to defects that might be present in the memory cores should be described and used within the environment.

      Item Type: Thesis (PhD)
      Additional Information: Обоснование и разработка программных инструментальных средств моделирующих процессы встроенного тестирования блоков памяти на кристалле в условиях привнесения ошибок. Justification and development of a software tool modeling fault-inclusive silicon built-in test flow for embedded memory components.
      Uncontrolled Keywords: Айрапетян Давид Левонович, Hayrapetyan Davit Levon
      Subjects: Control, Automation and Electrical Engineering
      Divisions: UNSPECIFIED
      Depositing User: NLA Circ. Dpt.
      Date Deposited: 26 Sep 2019 14:15
      Last Modified: 15 Jan 2020 12:31
      URI: http://etd.asj-oa.am/id/eprint/10672

      Actions (login required)

      View Item