Հայաստանի ատենախոսությունների բաց մատչելիության պահոց = Open Access Repository of the Armenian Electronic Theses and Dissertations (Armenian ETD-OA) = Репозиторий диссертаций Армении открытого доступа

Թեստավորման ավտոմատացված համակարգի մշակումը ստատիկ հիշողության սարքերի համար

Ամիրխանյան, Կարեն Սպիրիդոնի (2015) Թեստավորման ավտոմատացված համակարգի մշակումը ստատիկ հիշողության սարքերի համար. PhD thesis, Հայաստանի ազգային պոլիտեխնիկական համալսարան .

[img]
Preview
PDF (Thesis)
Available under License Creative Commons Attribution.

Download (2435Kb) | Preview
    [img]
    Preview
    PDF (Abstract)
    Available under License Creative Commons Attribution.

    Download (426Kb) | Preview

      Abstract

      Ժամանակակից կիսահաղորդչային սարքերի ընդգծված հատկություններից մեկն այն է, որ այդ սարքերը պարունակում են մեծ ծավալի ներդրված մեկ կամ ավելի, բազմակի ֆունկցիոնալ դեր կատարող հիշողության սարքեր (ՀՍ): Ներդրված հիշողության բջիջների (ՀԲ) գումարային քանակն այդ սարքերում շատ դեպքերում հասնում է հարյուրավոր միլիոնների: Ընդ որում, հիշողության բջիջների քանակը սարքերում տարեցտարի աճում է և, ըստ վիճակագրական տվյալների, 2017 թվականին ՀԲ-երը կզբաղեցնեն նախագծվող սարքերի ամբողջ ֆիզիկական մակերևույթի մոտ 70 տոկոսը: Այդ պատճառով՝ ա) այդ բջիջների կառուցվածքը (layout) նախագծվում է առավելագույնս խիտ, հիշողության սարքերի (ՀՍ) արտադրության օգտակար ելքի ավելացման նպատակով հիշողության սարքերում տեղադրվում են լրացուցիչ, պահես-տային տողեր և սյուներ: Հետագայում այդ միավորներն օգտագործվում են արտադրության կամ էլ շահագործման ժամանակ առաջացած անսարքությունների պատճառով խափանված ՀՍ-ի աշխատանքը վերականգ-ելու նպատակով, հիշողության սարքերում տեղադրվում են ներկառուցված, հիշողության հետ միաժամանակ և նույն տեխնոլոգիայով պատրաստվող լրացուցիչ էլեկտրոնային սխեմաներ, որոնց նպատակն է հիշողության հանգույցների ինքնաթեստավորումը, անսարքությունների հայտնաբերումը և, հնարավորու-թյան դեպքում, հիշողության սարքի աշխատունակության վերականգնումը: Պետք է նշել, որ ժամանակակից միկրոսխեմաներում, որոնք հանդիսանում են բարդ համակարգեր (SoC - System on Chip), լայնորեն օգտագործվում են ներդրված գործիքների հիման վրա կառուցված ներդրված թեստավորման համակարգեր (ՆԹՀ): ՆԹՀ համատարած օգտագործումը պայմանավորված է հետևյալ երեք արտաքին թեստավորման գործիքների հետ համեմատած՝ ներդրված թեստավորման գործիքներն ավելի «հզոր» են: Ներդրված թեստավորման գործիքները տարբեր պայմանների համար կարող են դիտարկել ցանկացած տեսակի և քանակի ազդանշաններ, ներդրված թեստավորման գործիքների իրականացումը կատարվում է ավելի արագ: Ներդրված գործիքների դեպքում կիրառվում է «միացրու և օգտագործիր» (plug and play) մոտեցումը՝ օգտագործելով ստանդարտ JTAG (Joint Test Action Group) թեստային միացումը և արդեն մշակված և բազմակի անգամ ստուգված ծրագրային միջոցները, ներդրված գործիքներն անհամեմատ էժան են: Одной из важных особенностей современных интегральных полупроводниковых приборов (ИПП) является содержание в этих устройствах большого количества встроенных устройств памяти (ВУП), различных по количественному составу, функциональному назначению и структурному исполнению. В данной диссертационной работе рассмотрены вопросы, касающиеся исключительно статическич устройств памяти (СУП). В дальнейшем, говоря о СУП или о ВУП, будем подразумевать исключительно статические устройства памяти (Static Random Access Memory – SRAM). Наряду с развитием технологии изготовления ,полупроводниковых приборов количество ячеек ВУП неуклонно растет и в зависимости от типа устройства может достигать в современных ИПП нескольких сот миллионов. По имеющимся прогнозам, проведенным на базе статистических исследований, к 2017 году в больших ИПП поверхность, занимаемая ВУП, будет достигать порядка 70% всей поверхности кристалла микросхем. В то же время известно, что ячейка памяти проектируется и изготавливается по специальной технологии, обеспечивающей максимальную компактность и плотность топологии ячеек памяти. Поэтому становится очевидным, что область, занимаемая ячейками памяти в кристалле ИПП, наиболее уязвима для проявления физических и технологических дефектов. С уменьшением размеров транзисторов и одновременным многократным увеличением их количества в микросхемах ИПП, а также с усложнением технологии изготовления ИПП, выход годных микросхем (ВГМ) имеет тенденцию к понижению. ВГМ определяется как соотношение общего числа произведенных микросхем к числу годных. Очевидно, что на повышение ВГМ решающее влияние оказывает надежность технологии изготовления устройств памяти. Today an SRAM memory is an inseparable part of all types of electronic chips, and it exhibits a tendency to increase. As the statistics show, the area of the embedded SRAM in 2015 will reach over 70% of a System on Chip (SoC). The common number of bit-cells in an embedded memory in SoC is increasing and nowadays it reached hundreds millions per SoC chip. Meantime, the layout of the SRAM is becoming denser in comparison with the layout of other parts of SoC and consequently is more prone to faults. The built-in self-test (BIST) is the basic method of testing and monitoring of the embedded SRAM. Two basic parameters that characterize BIST are: 1. Layout area overhead, and 2. Coverage of the used Test Algorithm. These parameters of BIST are interrelated because a more complicated Test Algorithm requires more hardware, thus more layout area for implementation. To increase the yield of SRAM memories in the chip, some redundant rows and columns are included in the SRAM memory area. Those redundant elements are used for repairing the faulty cells of the memory area. There are automation tasks related with the embedded SRAMS. These tasks are development of an efficient embedded test algorithm, calculation of the coordinates of an SRAM memory bit-cell, optimization of SoC SRAM types, configurations and planning, as well as yield calculation of SRAM chips. All those tasks require the correct and complete information on the structure of SRAM memories. In the scope of the dissertation the structure of more than 800 different types of compilers were investigated. In the chapter one of dissertation, the reasons of the scrambling in SRAM and its impact on SRAM applications were investigated. As a result of investigation, the classification of the memory instance structural primitives was proposed [5]. The main 16 types of the memory scrambling information were investigated and described in [5]. In the memory compilers, the memory instance graphical GDSII file contains the memory structural information, but processing of the GDSII file requires powerful computer resources and, at the same time, it is very time-consuming. In the old memory compilers (such as 130 nm, 180 nm and older), information on the memory compiler structure was presented by means of different types of tables and text descriptions which were uncomfortable for automation. To fix this issue, the memory structural (MS) model of SRAM memory instances and the memory compilers were developed and implemented for Synopsys memory compilers. The high level scripting language - TCL (Tool Command Language) was chosen for MS model description.

      Item Type: Thesis (PhD)
      Additional Information: Разработка автоматизированной системы тестирования статических устройств памяти. Memory structural model,software development and applications.
      Uncontrolled Keywords: Амирханян Карен Спиридонович, Amirkhanyan Karen Spiridon
      Subjects: Control, Automation and Electrical Engineering
      Divisions: UNSPECIFIED
      Depositing User: NLA Circ. Dpt.
      Date Deposited: 05 Sep 2016 14:58
      Last Modified: 05 Sep 2016 14:58
      URI: http://etd.asj-oa.am/id/eprint/3356

      Actions (login required)

      View Item