Հայաստանի ատենախոսությունների բաց մատչելիության պահոց = Open Access Repository of the Armenian Electronic Theses and Dissertations (Armenian ETD-OA) = Репозиторий диссертаций Армении открытого доступа

Ինտեգրալ սխեմաների մուտք/ելք հանգույցների սահմանային դիմադրությունների արժեքների ճշգրտման միջոցների մշակում և հետազոտում

Ալեքսանյան, Անի Լենսերի (2016) Ինտեգրալ սխեմաների մուտք/ելք հանգույցների սահմանային դիմադրությունների արժեքների ճշգրտման միջոցների մշակում և հետազոտում. PhD thesis, Հայաստանի ազգային պոլիտեխնիկական համալսարան .

[img]
Preview
PDF (Thesis)
Available under License Creative Commons Attribution.

Download (23Mb) | Preview
    [img]
    Preview
    PDF (Abstract)
    Available under License Creative Commons Attribution.

    Download (1819Kb) | Preview

      Abstract

      Параллельно с ростом масштабирования размеров и быстродействия компонентов интегральных схем (ИС) (в серийных производствах существуют ИС, в которых длина канала транзисторов в схемах комплементарных металл-оксид-полупроводников (КМОП) достигает 7 нм и продолжает уменьшаться (FinFET трехмерные транзисторы)) и одновременно с увеличением скорости технологически становится более сложным обеспечение точности параметров при производстве ИС. Рабочие напряжения ИС снизились до 0,75 В и стали соразмерными с помехами, происходящими по разным причинам. Снижая интервал рабочих напряжений, а следовательно, и помехоустойчивость системы, уменьшается также разница между пороговыми напряжениями и напряжением питания транзисторов. В результате в высокоскоростных системах интерфейса задержки сигнала в ИC длинных линий являются важным фактором, и их последствия не могут быть проигнорированы. Если задержки сигнала в межкомпонентных соединениях соизмеримы с их временем перехода, то они рассматриваются как линии электропередач. Узлы ввода/вывода и связывающие их между собой длинные линии передач, вызывая отражения напряжения, являются основными факторами, ограничивающими рабочую частоту быстродействующих ИС. Чрезмерные отражения в линиях передач могут привести к ложному срабатыванию логических вентилей и вызвать логически ошибочные переключения в ИС. Следовательно, при определенных условиях процесса напряжения и температуры (ПНТ) (высокие температуры, перенапряжения) может возникнуть функциональный сбой системы. Для уменьшения или во избежание отражений в линиях передач значения волнового сопротивления линии, входного сопротивления приемника в конце и сопротивления выходного буфера передатчика в начале линии передач должны быть согласованы. По международным стандартам, отклонение согласующих сопротивлений в узлах ввода/вывода не должно превышать 10%, но отклонение сопротивления КМОП, производимых современными технологиями, может достигать до 45%. Для удовлетворения требований современных стандартов и устранения отклонений предельных сопротивлений необходим метод калибровки сопротивления резисторов в устройствах ввода/вывода. Имеющиеся на сегодняшний день самые распространенные и различные методы калибровки сопротивления основаны на использовании внешнего опорного резистора. Основным недостатком этих методов является неэффективное использование площади ИС, так как для внешнего резистора требуется большая площадь. Ինտեգրալ սխեմաների (ԻՍ) բաղադրիչների չափերի մասշտաբավորման (սերիական արտադրությունում են ԻՍ-եր, որոնցում կոմպլեմենտար մետաղ-օքսիդ-կիսահաղորդիչ (ԿՄՕԿ) սխեմաների տրանզիստորների հոսքուղու երկարությունը հասնում է ընդհուպ մինչև 7նմ և շարունակում է նվազել (FinFET եռաչափ տրանզիստորներ)) և արագագործության աճին զուգընթաց տեխնոլոգիապես ավելի բարդանում է դրանց պարամետրերի ճշտության ապահովումը: ԻՍ-երի աշխատանքային լարումները նվազել են մինչև 0,75Վ և համաչափելի են դարձել տարբեր պատճառներով առաջացող աղմուկներին: Տրանզիստորների շեմային լարումների և սնման լարման տարբերությունը նույնպես փոքրանում է՝ նվազեցնելով տրանզիստորների աշխատանքային լարման միջակայքը և, հետևաբար, աղմկակայունությունը: Ժամանակակից գերարագագործ համակարգերում ազդանշանային ձգձգումների հիմնական կարևոր գործոններից են ԻՍ-երի երկար գծերը և հետևաբար դրանց ազդեցությունները չեն կարող անտեսվել: Արագագործ ԻՍ-երի աշխատանքային հաճախության հիմնական սահմանափակողներից են մուտք/ելք (Մ/Ե) հանգույցները և դրանք միմյանց կապող երկար փոխանցման գծերը: Փոխանցման գծերում տեղի ունեցող ուժեղ անդրադարձումները կարող են առաջացնել համակարգի պատահական տրամաբանական սխալ փոխանջատումներ: Այս երևույթի հետևանքով որոշ աշխատանքային պայմաններում համակարգի աշխատանքը կարող է խափանվել: Փոխանցման գծերում անդրադարձումներից խուսափելու նպատակով գծի ալիքային դիմադրության, դրա վերջում՝ ընդունիչի մուտքային և սկզբում՝ հաղորդչի ելքային բուֆերի դիմադրությունների արժեքները պետք է համաձայնեցվեն: Միջազգային ստանդարտներին բավարարելու համար Մ/Ե հանգույցների սահմանային դիմադրությունների արժեքների շեղումը չպետք է գերազանցի 10%-ը, սակայն ժամանակակից տեխնոլոգիաներով իրականացված դիմադրության արժեքների շեղումը գործընթացի, լարման և ջերմաստիճանի (ԳԼՋ) տատանումների պարագայում կարող է հասնել մինչև 45%-ի: ԻՍ-երի Մ/Ե հանգույցներում սահմանային դիմադրությունների շեղումների վերացման և ցանկալի դիմադրության արժեք ստանալու համար սահմանային դիմադրությունների արժեքների ճշգրտումն անհրաժեշտ է: Ներկայումս կիրառվող ԻՍ-երի Մ/Ե հանգույցների սահմանային դիմադրությունների շեղումների ճշգրտման առկա անալոգային և անալոգաթվային միջոցների աշխատանքի հիմքում որպես հենակային պարամետր կիրառում են արտաքին հենակային դիմադրություն: Տվյալ մեթոդների հիմնական թերություններն են չիպում լրացուցիչ ելուստների անհրաժեշտությունը հետևաբար չիպի ինքնարժեքի բարձրացումը, ինչպես նաև կիսահաղորդչային բյուրեղի վրա զբաղեցրած մակերեսի և էներգասպառման անթույլատրելի մեծացումը, ինչն առաջ է բերում նոր, արդյունավետ միջոցի մշակման անհրաժեշտություն, որը կհամապատասխանի ժամանակակից միջազգային չափանիշներին, նվազեցնելով կիսահաղորդչային բյուրեղի զբաղեցրած մակերեսը և կփոքրացնի էներգասպառումը: With continuous shrinking of technology integrated circuit (IC) component technology sizes (transistor channel length of modern complementary metal-oxide-semiconductor (CMOS) has become 7nm and continues to decrease (Fin Field transistor - FinFET)), the production of integrated circuits (IC) and parameter accuracy, become technologically more complicated. IC operating voltages are decreased to 0,75 V and became proportional to existing noises caused by different reasons. Difference of transistor threshold and supply voltages decreases as well by decreasing transistor operation voltage range and noise consistency. As a result in high speed systems signal delays in IC long lines are an important factor and their effects cannot be ignored. The main limitations of IC operation frequency are input/output (I/O) devices and their long transmission lines. Strong voltage reflections in transmission lines can cause random logical switchings of the system. As a result of mentioned phenomena, the system may fail to function under some process, supply voltage and temperature (PVT) operating conditions such as high temperatures and over-voltages. To avoid signal reflections in transmission lines, their resistance, receiver input resistance at the far end of transmission line and driver output buffer resistance at the near end of line, should match. For satisfying requirements of modern standards, termination resistance variation should not exceed 10%, but with modern technologies fabricated resistance variations reaches up to 45%. For compensating the deviations of termination resistors and for satisfying requirements of modern standards, the resistance calibration method of termination resistors in I/O devices is necessary. Nowadays various calibration methods have been implemented to eliminate the termination resistance, which are based on usage of an external high-precision resistor. Main disadvantages of these methods are the necessity of additional pins on IC, therefore increased chip cost, ineffectively used of IC area, as large area is required to locate the external resistor and unacceptably increased power consumption. To satisfy modern requirements of IC design a need of resistance variation detection and compensation new and productive method development is required, which will satisfy modern international standards without using of any external high-precision resistor, hence saving a large of part of layout area in PCBs (Printed Circuit Board) and economy of used energy.

      Item Type: Thesis (PhD)
      Additional Information: Разработка и исследование метода уточнения значений предельных сопротивлений в узлах вводa/вывода интегральных схем. Development and research of self-calibration method of integrated circuit for input/output devices termination resistance variation elimination.
      Uncontrolled Keywords: Алексанян Ани Ленсеровна, Aleksanyan Ani Lenser
      Subjects: Electrical and Power Engineering
      Divisions: UNSPECIFIED
      Depositing User: NLA Circ. Dpt.
      Date Deposited: 13 Oct 2016 13:30
      Last Modified: 31 Oct 2016 10:46
      URI: http://etd.asj-oa.am/id/eprint/3614

      Actions (login required)

      View Item