Հայաստանի ատենախոսությունների բաց մատչելիության պահոց = Open Access Repository of the Armenian Electronic Theses and Dissertations (Armenian ETD-OA) = Репозиторий диссертаций Армении открытого доступа

Վերակառուցավորվող հաշվողական համակարգերի կառուցման միջոցների մշակում և հետազոտում

Կրրիկյան, Հարություն Ռուբենի (2016) Վերակառուցավորվող հաշվողական համակարգերի կառուցման միջոցների մշակում և հետազոտում. PhD thesis, Հայաստանի ազգային պոլիտեխնիկական համալսարան .

[img]
Preview
PDF (Thesis)
Download (19Mb) | Preview
    [img]
    Preview
    PDF (Abstract)
    Available under License Creative Commons Attribution.

    Download (689Kb) | Preview

      Abstract

      Развитие цифровых интегральных схем (ИС) привело к широкому распространению проектов с многочисленными блоками интеллектуальной собственности, большим количеством процессоров и множеством областей тактовой чaстоты. Индустрия электронных схем движется в направлении роста проектов типа SoC. Это способствует значительному увеличению времени тестирования ИС (в 2014 году существенно увеличилось число проектов, в которых 80% времени разработки тратится на тестирование). Контроль за временем тестирования и количеством инженеров, занимающихся тестированием, - важная проблема для современных проектов цифровых ИС. Скорость увеличения эффективности тестирования не соответствует скорости увеличения количества элементов в ИС. Кроме того, для современных цифровых проектов время разработки программного обеспечения почти соразмерно времени разработки аппаратной части ИС. В случае традиционного последовательного метода проектирования (когда разработка программного обеспечения начинается после первой доступной интегральной схемы) можно не успеть закончить проект в запланированные сроки из-за задержек в окончании программной части. Исходя из вышеизложенного, актуальной проблемой является разработка новых методов увеличения эффективности и качества тестирования. Использование прототипов на основе реконфигурируемых вычислительных (РВ) систем может значительно увеличить качество и эффективность тестирования ИС. Можно также начать разработку программной части, когда первый функциональный прототип доступен. Развитие программируемых логических интегральных схем (ПЛИС) дало возможность создания еще больших ИС в одном устройстве (4 миллиона эквивалентных ИС элементов в одной ПЛИС). Кроме того, возможность частичного программирования современных ПЛИС позволяет создавать новые типы систем тестирования. Одна из основных проблем тестирования с помощью прототипа ПЛИС - это ограниченная возможность обнаружения причин провалов. Этот процесс сравним по сложности с обнаружением провалов в полупроводнике из-за ограниченной видимости внутренних сигналов прототипа. Чтобы снизить время тестирования, нужно улучшить этот процесс. Существующие методы разработки РВ систем не используют в полной мере возможности современных ПЛИС устройств для увеличения видимости. Они позволяют измерять сигналы только в небольшом промежутке времени. Для решения этой проблемы необходимо создать РВ системы, которые, используя синтезируемые утверждения, могли бы непрерывно измерять сигналы во время работы прототипа. Отметим, что не существует метода оценки качества тестирования на прототипах ПЛИС. Синтезируемые утверждения можно использовать и для оценки функционального охвата. Թվային ինտեգրալ սխեմաների (ԻՍ) զարգացումը հանգեցրել է ավելի մեծ, բազմաթիվ մտավոր սեփականություն հանդիսացող թվային սխեմաների օգտագործմամբ, բազմաթիվ տարբեր սինքրոազդանշանների տիրույթներով և պրոցեսորներով նախագծերի տարածմանը: Մեծ տարածում են գտել նաև կիսահաղորդչային բազմապրոցեսոր համակարգերի (ԿԲՊՀ) տիպի նախագծերը: Այս ամենը հանգեցրել է թեստավորման տևողության զգալի աճի (2014 թվականին նախագծերի քանակը, որոնց թեստավորումը կազմում է նախագծման տևողության 80%-ից ավելին, զգալիորեն աճել է): Թեստավորման տևողության և թեստավորող ճարտարագետների թվի աճի կարգավարումը շատ կարևոր խնդիր է ժամանակակից թվային նախագծերում: Բացի դրանից, ժամանակակից թվային նախագծերում ծրագրային մասի նախագծումը գրեթե նույնքան ժամանակատար է, ինչ ապարատային մասինը: Սովորական հաջորդական նախագծման դեպքում, երբ ծրագրային մասի նախագծումը սկսվում է առաջին ԻՍ-ի արտադրությունից հետո, ծրագրային մասի նախագծման ժամանակատարության պատճառով հնարավոր է, որ նախատեսված ժամանակահատվածում նախագծի վաճառքում հայտնվելու հարցում խնդիրներ առաջանան: Անհրաժեշտ է մշակել նոր միջոցներ թեստավորման որակի և արդյունավետության բարձրացման նպատակով: Վերակառուցավորվող հաշվողական (ՎՀ) համակարգերի կիրառմամբ կառուցված նախատիպերի թեստավորման գործառույթների աճը կարող է զգալիորեն նվազեցնել թեստավորման տևողությունը և բարձրացնել դրա որակը: Ծրագրային մասի նախագծումը կարելի է սկսել առաջին ֆունկցիոնալ նախատիպի առկայության դեպքում: Ծրագրավորվող տրամաբանական ինտեգրալ սխեմաների (ԾՏԻՍ) զարգացումը տվել է ավելի մեծ ԻՍ-ների նախատիպերի կառուցման հնարավորություն (մեկ ԾՏԻՍ-ում հնարավոր է կառուցել 4 միլիոն տարրեր պարունակող ԻՍ-ի նախատիպ): Բացի դրանից, ժամանակակից ԾՏԻՍ-ների մասնակի վերակառուցավորման հատկությունը կարող է նոր տիպի թեստավորման համակարգերի կառուցման հնարավորություն տալ: ԾՏԻՍ նախատիպերով թեստավորման հիմնական խնդիրներից են սխալների հայտնաբերումը և տեղայնացումը: Այս գործընթացը, նախատիպի ներքին ազդանշանների տեսանելիության բացակայության պատճառով, իր բարդությամբ համադրելի է կիսահաղորդչում սխալների հայտնաբերմանը: Արդի ՎՀ համակարգերի կառուցման մեթոդները նախատիպի ներքին ազդանշանների տեսանելիության բարձրացման տեսանկյունից ամբողջությամբ չեն օգտագործում ԾՏԻՍ-ի զարգացման արդյունքում ստացված հնարավորությունները: Բացի դրանից, ԾՏԻՍ նախատիպի թեստավորման որակի գնահատման համար շատ կարևոր ցուցանիշի՝ ֆունկցիոնալ ծածկույթի, հաշվարկի միջոցը, որն ընդունվում է բոլորի կողմից, բացակայում է: Արդի մեթոդները հնարավորություն են տալիս ազդանշանները դիտարկել միայն շատ փոքր տևողությամբ: Այդ նպատակով կարելի է կառուցել ՎՀ համակարգեր, որոնք սինթեզվող հաստատումների միջոցով կկատարեն նախատիպի ներքին ազդանշանների դիտարկումը համակարգի աշխատանքի ընթացքում` առանց ընդհատման: Բացի վերը նշվածից, ՎՀ համակարգերը կարելի է օգտագործել նաև մի քանի սինքրոազդանշանով նախագծերի թեստավորման որակի բարձրացման նպատակով: Պարզապես դիտարկելով նախատիպի աշխատանքը` կարելի է ստուգել սինքրոազդանշանի տարբեր տիրույթներով անցնող ազդանշանների սինքրոնացման տրամաբանական հանգույցները: Սակայն, սխալ վարքի դեպքում գրեթե հնարավոր չէ պարզել պատճառը: The recent development of digital integrated circuits (IC) has resulted in a wider spread of big designs with multiple IP blocks, clock domains, and processors. The system on a chip (SoC) - type designs have become more common. As a result, the duration of testing has increased significantly. It is worth mentioning that in 2014 the number of designs in which at least 80% of the duration of development was spent on testing, has increased. The control of the testing time and the number of engineers involved in testing is an important issue in modern digital designs. Besides, the software development in modern digital designs consumes almost as much time as the development of hardware. In case if the traditional sequential development begins after the production of the first IC, problems may arise concerning the appearance of the design in the market in the anticipated period of time because of the long duration of the development. It is necessary to develop new methods to increase the testing quality and the efficiency. The increase in the testing functionality of prototypes based on reconfigurable computing systems, may significantly enhance the quality, and decrease the duration of testing. In case of existing of the first functional prototype, the development of the software can be started. The recent development of field programmable gate array (FPGA) has made it possible to create bigger IC prototypes with about 4 million application specific integrated circuit (ASIC) equivalent gates. Besides, the partial/dynamic re-programmability of FPGA provides an opportunity to build new types of testing environments. One of the main issues of the FPGA prototype testing is the detection and localization of errors. The difficulty of this process is comparable with the same process in the silicon because of the small visibility of the internal signals of FPGA. Modern reconfigurable computing (RC) systems do not use the features of FPGA completely from the point of view of increasing the visibility. A commonly accepted calculation method for the quality testing i.e. the functional coverage for the prototype does not exist. Modern methods allow monitoring the signals only for a short period of time. For that purpose, RC systems can be developed that can observe the internal signals of the prototype by the synthesized assertions during the operation of the system without interruption. Apart from this, the RC system can be used for complete testing of the clock domain crossing (CDC) signal synchronization logic. By simply observing the operation of the prototype, it is possible to verify the synchronization logic for the signals passing through the clock domain, but in case of faulty behavior, the detection and localization of errors is almost impossible. The dissertation is devoted to the development of RC systems to solve the problems mentioned above. A new flow of development of a USB controller is proposed by using synthesizable assertions. It gives an opportunity to increase the visibility of internal signals of the RC system. Embedded assertions significantly simplify the process of debugging of errors.

      Item Type: Thesis (PhD)
      Additional Information: Разработка и исследование методов построения реконфигурируемых вычислительных систем. Development and investigation of reconfigurable compuing system architectures.
      Uncontrolled Keywords: Кррикян Арутюн Рубенович, Krrikyan Harutyun Ruben
      Subjects: Control, Automation and Electrical Engineering
      Divisions: UNSPECIFIED
      Depositing User: NLA Circ. Dpt.
      Date Deposited: 18 Oct 2016 09:56
      Last Modified: 24 Oct 2016 11:22
      URI: http://etd.asj-oa.am/id/eprint/3629

      Actions (login required)

      View Item