Հայաստանի ատենախոսությունների բաց մատչելիության պահոց = Open Access Repository of the Armenian Electronic Theses and Dissertations (Armenian ETD-OA) = Репозиторий диссертаций Армении открытого доступа

Տարբեր հաճախություններով տակտավորվող թվային սխեմաների համաձայնեցման միջոցների մշակումը

Խաժակյան, Տիգրան Ռուբենի (2017) Տարբեր հաճախություններով տակտավորվող թվային սխեմաների համաձայնեցման միջոցների մշակումը. PhD thesis, Հայաստանի ազգային պոլիտեխնիկական համալսարան .

[img]
Preview
PDF (Thesis)
Available under License Creative Commons Attribution.

Download (18Mb) | Preview
    [img]
    Preview
    PDF (Abstract)
    Available under License Creative Commons Attribution.

    Download (844Kb) | Preview

      Abstract

      Վերջին տարիներին, ինտեգրալ սխեմաներում (ԻՍ) առկա կիսահաղորդչային սարքերի երկրաչափական չափերի շարունակական փոքրացումն ու այդ տարրերի տեղաբաշխման խտության էքսպոնենցիալ աճը հանգեցրել են ԻՍ-երում ֆունկցիոնալ հնարավորությունների էական մեծացման, ինչը այդ համակարգերի ցածր էներգասպառման ապահովման համար նոր տեսակի բարդություններ է առաջ բերել: ԻՍ-երի էներգախնայողությունը բարձրացնելու համար այլ հեղինակների կողմից արդեն մշակվել են մի շարք մեթոդներ: Դրանցից են բազմասնուցումային մեթոդը, մեկուսացնող փականների մեթոդը, մակարդակային տեղափոխիչների մեթոդը, դինամիկ լարման եւ հաճախականության մասշտաբավորումը, ԻՍ-ի՝ տարբեր հաճախություններով տակտավորվող ենթակառուցվածքների՝ սինքրոտիրույթների բաժանման մեթոդը եւ այլն: ԻՍ-երում, իրար հետ հաղորդակցվող սինքրոտիրույթները միմյանց նկատմամբ ասինքրոն են, ինչի պատճառով այդ համակարգերը կոչվում են գլոբալ ասինքրոն տեղային սինքրոն (ԳԱՏՍ) ինտեգրալ սխեմաներ: Դրանց առավելություններից է փոխանջատման աղմուկների և էլեկտրամագնիսական ինտերֆերենցիայի նվազեցումը: Գլոբալ սինքրոազդանշան չունեցող այս համակարգերը, սակայն, ունեն մի շարք կարևոր սահմանափակումներ: Ասինքրոն ենթահանգույցների համաձայնեցման ձեռքսեղմման արձանագրություններից պահանջվում է մետակայունության նկատմամբ բարձր հուսալիություն, բարձր արտադրողականություն և հնարավորինս փոքր մուտք-ելք հապաղում: Բոլոր երեք պահանջներին միաժամանակ բավարարելը իրենից ներկայացնում է չափազանց բարդ խնդիր: Այդ իսկ պատճառով ձեռքսեղմման արձանագրության արդունավետությունը որոշվում է տվյալ սխեմայի համար առաջնային պահանջներին բավարարելու ունակությամբ, ինչը խոչընդոտում է համաձայնեցված սխեմաների համապիտանի նախագծման երթուղու մշակմանը: Համապատասխան ձեռքսեղմման արձանագրություն մշակելու խնդիրը սինքրոտիրույթների քանակի աճի հետ ավելի է բարդանում: Միևնույն ժամանակ, լրիվ ասինքրոն սխեմաների համանմանությամբ ձեռքսեղմման արձանագրության կիրառումը մեծացնում է համակարգի ընդհանուր մակերեսն ու էներգասպառումը և նվազեցնում արագագործությունը: Սինքրոտիրույթների միջեւ փոխանցվող ազդանշանները, կատարելով սինքրոտիրույթի հատում, գործընթացի, լարման եւ ջերմաստիճանի (ԳԼՋ) փոփոխականությունների պատճառով, կարող են խախտել ընդունող սինքրոտիրույթի ընդունող տրիգերների հաստատման եւ/կամ պահպանման ժամանակները՝ հանգեցնելով վերջիններիս ելքերի՝ տրամաբանական «0» եւ «1» վիճակներից տարբեր վիճակի՝ մետակայունության: Մետակայունությունը հավանականային երեւույթ է, որի դեպքում ազդանշանը անորոշ ժամանակով կարող է տրամաբանական մակարդակներից տարբեր արժեք ընդունել, ինչը հանգեցնում է հաջորդող հանգույցների ֆունկցիոնալ խափանման: Սինքրոտիրույթի հատման ժամանակ մետակայունությունից խուսափելու նպատակով իրականացվում է սինքրոտիրույթների համաձայնեցում. վերջիններիս միջեւ ներդրվում են հատուկ սխեմաներ: Продолжающееся на протяжении последних лет масштабирование геометрических размеров полупроводниковых приборов интегральных схем (ИС) и экспоненциальное возрастание плотности распределения этих элементов в ИС привели к значительному повышению функциональных способностей микроэлектронных схем, что, в свою очередь, вызывает сложности при проектировании схем низкого энергопотребления. Различными исследователями предлагался ряд методов увеличения энергоэкономичности ИС. К ним относятся многовольтное питание, изолирующие вентили, преобразователи уровня напряжения, динамичное масштабирование напряжения и рабочей частоты, деление ИС на синхрообласти с разными синхронизирующими частотами и т.д. Передающие между собой информацию синхрообласти по отношению друг к другу асинхронны, ввиду чего такие системы называются глобально-асинхронными, локально-синхронными (ГАЛС) интегральными схемами. Из-за непостоянства производственного процесса, напряжения и температуры (ПНТ) информация [1, 2], передаваемая между синхрообластями, может нарушить временные ограничения краевых триггеров принимающей синхрообласти, устанавливая на выходах последних уровень напряжения, не совпадающий с уровнями логической 1 или 0. Этот уровень напряжения называется метастабильным, а явление впадения системы в такое состояние – метастабильностью. Метастабильность – вероятностное явление, при возникновении которого сигнал в течение неопределенного времени флуктуирует вокруг значения напряжения, приблизительно равного половине напряжения источника питания. Такое поведение сигнала приводит к неисправности интегральной микросхемы. Во избежание появления метастабильности глобально-асинхронные синхрообласти согласуются с помощью специальных синхронизирующих схем. Современные методы согласования – триггерные синхронизаторы, интерфейсы на основе очередей и т.д., сложны в исполнении и не удовлетворяют нынешним требованиям к быстродействию ИС, имея задержку, равную двойному значению периода синхросигнала. Вышеперечисленные методы согласования не удовлетворяют требованиям, предъявляемым к быстродействию, занимаемой на полупроводниковом кристалле площади и энергопотреблению ИС, так как используемые методы синхронизации основаны на внесении дополнительной задержки и уменьшении вероятности появления метастабильного состояния. С целью обеспечения нужных значений макрохарактеристик современных ИС возникла острая необходимость проектирования способов синхронизации цифровых схем, имеющих разные синхронизирующие частоты, которые имели бы меньшую задержку синхронизации за счет незначительного увеличения площади, занимаемой на полупроводниковом кристалле. Диссертация посвящена решению вопросов, касающихся методов согласования и основанным на них средств синхронизации. In recent years, the continuous scaling of geometrical dimensions of semiconductor devices in integrated circuits (IC) and the exponential growth of their distribution density have led to essential increase in the functional abilities of the system. Because of these changes low power design has faced a new type of challenges and complications. Many different low power design methods have already been proposed by various authors. Among them are the methods and means of multiple supply voltage, isolations cells, level-shifters, dynamic voltage and frequency scaling, division of IC into multiple clock domains, etc. In ICs, communicating clock domains operate asynchronously, due which they are called globally asynchronous, locally synchronous (GALS) integrated circuits. The reduction of switching noise and electromagnetic interference is one of the advantages of those systems. GALS systems have many essential limitations. Handshake protocols used for synchronization of asynchronous sub-blocks should have high degree of trustworthiness, high throughput and as small as possible latency. Satisfaction of all three is a very complex design problem. For that reason, the effectiveness of handshake protocol is measured by its ability to satisfy primary requirements of a certain system, which makes it harder to develop one universal design flow for synchronization circuits. Development of the required handshake protocol becomes complicated with the increasing number of clock domains. At the same time, handshake protocols increase overall circuit area, energy consumption, and decrease performance. Because of process, voltage and temperature (PVT) variations, signals that cross clock domains, may violate setup or hold times of the receiving flip-flops by setting their outputs at a voltage level different from logic 0 and 1 called metastable state. Metastability is a probabilistic phenomenon, in case of which for an unknown duration, signal may reach an unknown voltage value. This may lead to a functional fail of the whole system. For the purpose of avoiding metastability communicating clock domains are being synchronized, i.e. special circuitry is inserted between them. Existing synchronization methods do not satisfy the performance, energy consumption and area of occupation on semiconductor wafer requirements of modern IC, because they operate by a principle of inserting additional delay and decreasing probability of matastability occurrence. A critical necessity of clock domain synchronization means’ design has aroused to meet the requirements of the latency of synchronization in modern ICs, at a price of slightly increased semiconductor area. The requirements presented to the clock domain synchronization means have been formulated. Meeting those requirements ensures achieving needed synchronization latency and semiconductor area.

      Item Type: Thesis (PhD)
      Additional Information: Разработка средств согласования цифровых схем тактируемых с разными частотами. Development of synchronization means for digital circuits with different synchronization frequencies.
      Uncontrolled Keywords: Хажакян Тигран Рубенович, Khazhakyan Tigran Ruben
      Subjects: Control, Automation and Electrical Engineering
      Divisions: UNSPECIFIED
      Depositing User: NLA Circ. Dpt.
      Date Deposited: 05 Sep 2017 10:25
      Last Modified: 05 Sep 2017 10:25
      URI: http://etd.asj-oa.am/id/eprint/5539

      Actions (login required)

      View Item